EP1C6Q240C8N IC FPGA 185 I/O 240QFP

Deskrizzjoni

L-apparati Cyclone® fihom arkitettura bidimensjonali bbażata fuq ringieli u kolonni biex timplimenta loġika tad-dwana.Interkonnessjonijiet ta 'kolonni u ringiela ta' veloċitajiet li jvarjaw jipprovdu interkonnessjonijiet tas-sinjali bejn LABs u blokki tal-memorja inkorporati.Il-firxa loġika tikkonsisti f'LABs, b'10 LEs f'kull LAB.LE hija unità żgħira tal-loġika li tipprovdi implimentazzjoni effiċjenti tal-funzjonijiet tal-loġika tal-utent.Il-LABs huma miġbura f'ringieli u kolonni madwar l-apparat.L-apparati taċ-ċiklun ivarjaw bejn 2,910 sa 20,060 LEs.Il-blokki RAM M4K huma blokki ta 'memorja ta' port doppju veri b'4K bits ta 'memorja flimkien ma' parità (4,608 bits).Dawn il-blokki jipprovdu memorja dedikata ta 'port doppju veru, port doppju sempliċi, jew port wieħed sa 36-bit wiesgħa sa 250 MHz.Dawn il-blokki huma miġbura f'kolonni madwar l-apparat bejn ċerti LABs.It-tagħmir taċ-ċiklun joffri bejn 60 sa 288 Kbits ta 'RAM inkorporat.Kull pin I/O tal-apparat Cyclone jiġi mitmugħ minn element I/O (IOE) li jinsab fit-truf tar-ringieli u l-kolonni LAB madwar il-periferija tal-apparat.Il-pinnijiet tal-I/O jappoġġjaw diversi standards tal-I/O single-ended u differenzjali, bħall-istandard PCI 66- u 33-MHz, 64- u 32-bit u l-istandard LVDS I/O sa 640 Mbps.Kull IOE fih buffer I/O bidirezzjonali u tliet reġistri għar-reġistrazzjoni ta' sinjali ta' input, output u output-enable.Pinnijiet DQS, DQ, u DM b'għan doppju flimkien ma 'ktajjen ta' dewmien (użati biex jallinjaw fażijiet sinjali DDR) jipprovdu appoġġ għall-interface ma 'apparati ta' memorja esterna bħal DDR SDRAM, u apparati FCRAM sa 133 MHz (266 Mbps).L-apparati taċ-ċiklun jipprovdu netwerk ta 'arloġġ globali u sa żewġ PLLs.In-netwerk globali tal-arloġġ jikkonsisti fi tmien linji tal-arloġġ globali li jsuqu madwar l-apparat kollu.In-netwerk globali tal-arloġġ jista 'jipprovdi arloġġi għar-riżorsi kollha fi ħdan l-apparat, bħal IOEs, LEs, u blokki tal-memorja.Il-linji tal-arloġġ globali jistgħu jintużaw ukoll għal sinjali ta 'kontroll.Il-PLL taċ-ċiklun jipprovdu arloġġ għal skopijiet ġenerali b'multiplikazzjoni tal-arloġġ u bidla fil-fażi kif ukoll outputs esterni għal appoġġ I/O differenzjali b'veloċità għolja.